K;"U=10:SCÒ"SW‹T.VARS",U(U):DÓ"SW‹T.VARS",U(U):DÖ"SW‹T.VARS",U(U)Q;‘;û THE ACIA ¸ES MANY ADDRESSES IN ZERO PAGE N°MALLY USED BYÓ#;KERNAL RS«232 ROUTINES. THE ADDRESSES THE BUFFER Î S WERE(;CHOSEN ARBITRARILY. THE BUFFER VEC¤R ADDRESSES ARE THOSE USED BY4-;THE KERNAL ROUTINES.:2;p7NMINV ² $0318; N‘«MASKABLE µERRUPT VEC¤Rv<;¶A; «««««««««««««««««««««««««««««««««««««««««««««««««««««««««åFƒREG = $DE00; DR. EVIL LABS DATA REGISTERëK;*P;ƒ REGISTER IS USED TO RECEIVE AND TRANSMIT ALL DATA BYTESJU;THIS IS A ‡WRITE REGISTERPZ;_; «««««««««««««««««««««««««««««««««««««««««««««««««««««««««ÂdSTATREG ² $DE01; STATUS REGISTERÈi;ùn;WRITE TRIGGERS RESET OF CHIP « ƒ = ANYTHINGÿs;x; BITS FUNCTI‘[}; «««««««««««««««««««««««««««««««««««««««««««««««««««««««««’‚; 7 0«NO µERRUPT 1«µERRUPT ‡ ¤ CLEARÁ‡; 6 0«DCD LOW 1«DCD HIGHðŒ; 5 0«DSR LOW 1«DSR HIGH ‘; 4 0«¨ EMPTY 1«EMPTY` –; 3 0«¨ FULL 1«FULL ¬ MIGHT NEED ¤ CHECK THIS ATª ›; HIGHER BAUDS INSTEAD OF JUSTÝ ; BIT 7!¥; 2 0«"NO OVERRUN" 1«"OVERRUN" SELF«CLEARING[!ª; 1 0«NO FRAME ERR 1«FRAME ERR SELF«CLEARINGš!¯; 0 0«NO PARITY ERR 1«PARITY ERR SELF«CLEARING !´;à!¹; «««««««««««««««««««««««««««««««««««««««««««««««««««««««««"¾COMDREG ² $DE02; COMM¯ REGISTER"Ã;2"È; BITS FUNCTI‘r"Í; «««««««««««««««««««««««««««««««««««««««««««««««««««««««««–"Ò; 7 6 5 PARITY CHECKINGÑ"×;«²«²«²« ²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«#Ü; 0 0 0 SETTING ² 0 PARITY DISABLED « NO PARITY BIT GENERATEDN#á; ° RECEIVED•#æ; 0 0 1 SETTING ² 32 ODD PARITY RECEIVER TRANSMITTERÝ#ë; 0 1 1 SETTING ² 96 EVEN PARITY RECEIVER TRANSMITTER*$ð; 1 0 1 SETTING ² 160 MARK PARITY BIT TRANSMITTED. PARITY CHECKX$õ; DISABLED¦$ú; 1 1 1 SETTING ² 224 SPACE PARITY BIT TRANSMITTED. PARITY CHECKÔ$ÿ; DISABLEDÚ$;!% ; 4 0«N°MAL(NO ECHO) 1«ECHO (BITS 2 & 3 MUST BE '0')\%;«²«² ²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«b%;›%; 3 2 µERRUPT RTS LEVEL TRANSMITTERÖ%;«²«² ²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²« &"; 0 0 DISABLED HIGH þ$=&'; 0 1 ENABLED LOW ‘p&,; 1 0 DISABLED LOW ‘®&1; 1 1 DISABLED LOW TRANSMIT BRK´&6;à&;; 1 RECEIVER µERRUPT ENABLE'@;«²«² ²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«c'E; 0«IRQ µERRUPT ENABLED FROM BIT 3 OF STATUS REGISTERŽ'J; 1«IRQ µERRUPT DISABLED”'O;Û'T; 0 MASTER šROL ALL IRQ. MUST BE SET ¤ ENABLE IRQ'S(Y;«²«² ²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«(^;\(c; «««««««««««««««««««««««««««««««««««««««««««««««««««««««««Œ(hCTRLREG ² $DE03; šROL REGISTER’(m;Ã(r;WRITE TRIGGERS RESET OF CHIP « ƒ = ANYTHINGÉ(w;å(|; BITS FUNCTI‘%); «««««««««««««««««««««««««««««««««««««««««««««««««««««««««G)†; 7 BIT SETTING‚)‹;«²«² ²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«ž); 0 1 BITÎ)•; ° RECEIVED*š; ° 1.5 BITS ‹ 5 BIT W°DS ¯ NO PARITY%*Ÿ; 6 5 W°D ÃGTH`*¤;«²«² ²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«*©; 0 0 8 BIT W°DSž*®; 0 1 7 BIT W°DS½*³; 1 0 6 BIT W°DSÜ*¸; 1 1 5 BIT W°DSâ*½;+Â; 4 RECEIVER CLOCK SOURCEG+Ç;«²«²«²«² ²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«²«s+Ì; 0 EXTERNAL RECEIVER CLOCK£+Ñ; 1 BAUD RATE GENERA¤R ENABLED©+Ö;Ð+Û; BAUD RATE GENERA¤Rù+à; 3 2 1 0 ÅUE BAUD RATE4,å;«²«²«²«² ²«²«² ²«²«²«²«²«²«²«²«²«²«²«²«²«j,ê; 0 0 0 0 0 16X EXTERNAL CLOCK‘,ï; 0 0 0 1 1 100¸,ô; 0 0 1 0 2 150ë,ù; 0 0 1 1 3 219.84 ¬RIGHT¬-þ; 0 1 0 0 4 269.16<-; 0 1 0 1 5 300c-; 0 1 1 0 6 600Š- ; 0 1 1 1 7 1200±-; 1 0 0 0 8 2400Ø-; 1 0 0 1 9 3600ÿ-; 1 0 1 0 10 4800&.!; 1 0 1 1 11 7200M.&; 1 1 0 0 12 9600t.+; 1 1 0 1 13 14400›.0; 1 1 1 0 14 19200Â.5; 1 1 1 1 15 38400/:; «««««««««««««««««««««««««««««««««««««««««««««««««««««««««